AI催生超大封裝需求,Intel EMIB與TSMC CoWos技術對比

AI催生超大封裝需求,Intel EMIB與TSMC CoWos技術對比
根據TrendForce集邦咨詢最新研究 , AI HPC(高效能運算)對異質整合的需求依賴先進封裝達成 , 其中的關鍵技術即是TSMC(臺積電)的CoWoS解決方案 。 然而 , 隨著云端服務業者(CSP)加速自研ASIC , 為整合更多復雜功能的芯片 , 對封裝面積的需求不斷擴大 , 已有CSP開始考量從TSMC的CoWoS方案 , 轉向Intel(英特爾)的EMIB技術 。





TrendForce集邦咨詢表示 , CoWoS方案將主運算邏輯芯片、存儲器、I/O等不同功能的芯片 , 以中介層(Interposer)方式連結 , 并固定在基板上 , 目前已發展出CoWoS-S、CoWoS-R與CoWoS-L等技術 。 隨著NVIDIA(英偉達) Blackwell平臺2025年進入規模量產 , 目前市場需求已高度傾向內嵌硅中介層的CoWoS-L , NVIDIA下世代的Rubin亦將采用 , 并進一步推升光罩尺寸 。


AI HPC需求旺盛導致CoWoS面臨產能短缺、光罩尺寸限制 , 以及價格高昂等問題 。 TrendForce集邦咨詢觀察 , 除了CoWoS多數產能長期由NVIDIA GPU占據、其他客戶遭排擠 , 封裝尺寸以及美國制造需求 , 也促使Google(谷歌)、Meta等北美CSP開始積極與Intel接洽EMIB解決方案 。


TSMC挾技術優勢主導先進封裝前期市場 , Intel以面積、成本優勢應戰


相較于CoWoS , EMIB擁有數項優勢:首先是結構簡化 , EMIB舍棄昂貴且大面積的中介層 , 直接將芯片使用內嵌在載板的硅橋(Bridge)方式進行互連 , 簡化整體結構 , 相對于CoWoS良率更高 。 其次是熱膨脹系數(Coefficient of Thermal Expansion CTE)問題較小 , 由于EMIB只在芯片邊緣嵌硅橋 , 整體硅比例低 , 因此硅與基板的接觸區域少 , 導致熱膨脹系數不匹配的問題較小 , 較不容易產生封裝翹曲與可靠度挑戰 。


EMIB在封裝尺寸也較具優勢 , 相較于CoWoS-S僅能達到3.3倍光罩尺寸、CoWoS-L目前發展至3.5倍 , 預計在2027年達9倍;EMIB-M已可提供6倍光罩尺寸 , 并預計2026到2027年可支援到8倍至12倍 。 價格部分 , 因EMIB舍棄價格高昂的中介層 , 能為AI客戶提供更具成本優勢的解決方案 。


【AI催生超大封裝需求,Intel EMIB與TSMC CoWos技術對比】然而 , EMIB技術也受限于硅橋面積與布線密度 , 可提供的互連帶寬相對較低、訊號傳輸距離較長 , 并有延遲性略高的問題 。 因此 , 目前僅ASIC客戶較積極在評估洽談導入 。


TrendForce集邦咨詢指出 , Intel自2021年宣布設立獨立的晶圓代工服務(Intel Foundry Services IFS)事業群 , 耕耘EMIB先進封裝技術多年 , 已應用至自家Server CPU平臺Sapphire Rapids和Granite Rapids等 。 隨著Google決定在2027年TPUv9導入EMIB試用 , Meta亦積極評估規劃用于其MTIA產品 , EMIB技術有望為IFS業務帶來重大進展 。 至于NVIDIA、AMD(超威)等對于帶寬、傳輸速度及低延遲需求較高的GPU供應商 , 仍將以CoWoS為主要封裝解決方案 。

    推薦閱讀