1. 首頁 > 生活百科 > >

CXL 4.0發布，數據速率達128GT/s

杭州化工業

CXL 4.0發布，數據速率達128GT/s

文章圖片

CXL 4.0發布，數據速率達128GT/s

CXL聯盟發布了 CXL 4.0規范 ， 基于PCIe 7.0構建 ， 數據速率達128GT/s ， 吞吐量是上代 CXL 3.0的2倍 。 此外 ， CXL 4.0還在系統架構和拓撲方面提供了更高的靈活性 ， 其支持原生 ×2 寬度、支持最多 4 個重定時器 (Retimer)、允許多個上游端口聚合捆綁為一個邏輯實體；此外其擁有更強的內存可靠性和可維護性 ， 能滿足下一代數據密集型應用的需求 。
CXL 4.0規范的發布 ， 標志著高速互連技術的又一次進步 。
帶寬與連接性提升CXL 4.0提供了下一代工作負載所需的性能 ， 將數據傳輸速率翻倍至 128 GT/s 。 這一提升是通過將Nyquist frequency翻倍實現 ， 同時保留了 CXL 3.0 中的 PAM4 信號調制、基于幀片（Flit）的結構（含前向糾錯 FEC 和循環冗余校驗 CRC） ， 確保了技術連續性 ， 同時以高可靠性提供高能效比性能 。
CXL 4.0引入了原生 x2 通道寬度的概念 ， 以支持平臺中更高的扇出能力 ， 并支持最多 4 個重定時器 ， 相較于 CXL 3.0進一步延長了通道傳輸距離 。 這些特性增強了擴展拓撲中的信號完整性 。 還支持多個上游端口的邏輯聚合 ， 在多主機環境中降低了延遲并提升了吞吐量 。 這些能力對于復雜異構系統的性能擴展至關重要 。
Bundled Ports4.0規范引入了Bundled Ports這一架構增強特性 ， 將多個物理 CXL 設備端口聚合為單個邏輯實體 。 這種方法允許設備連接至一個或多個主機根端口（RP）或交換機上游端口 ， 同時仍保持與現有軟件模型的向后兼容 。 通過聚合鏈路 ， Bundled Ports在不改變枚舉模型的情況下 ， 顯著提升了帶寬和連接能力 。
重要的是 ， Bundled技術使得內部設計能夠通過簡單翻倍堆棧數量來實現帶寬翻倍 ， 而無需加寬數據路徑或提升內部頻率 。 每個捆綁組至少包含一個全功能端口 ， 并可以包含額外專為數據傳輸優化的精簡端口 ， 支持性能的靈活擴展 。
【CXL 4.0發布，數據速率達128GT/s】
根端口是主機的 PCIe/CXL 端口 ， 作為層級結構的核心錨點 ， 在 CXL 4.0中可參與捆綁端口連接 。 單一邏輯設備（SLD）指每個端口僅暴露一個邏輯設備的 CXL 設備 ， 如同標準端點般綁定 ， 無需 LD-ID 多路復用 。 當 SLD 實現捆綁端口（SLD-B）時 ， 多個設備端口被聚合為一個邏輯端口 ， 使系統僅識別單個設備 ， 同時帶寬通過捆綁鏈路實現擴展 。

這種方法不僅能夠保持軟件簡化性 ， 而且為下一代 CXL 部署提供了高性能多鏈路連接 。 捆綁端口可優化支持 256B 幀片模式 ， 消除了傳統 68B 幀片模式的開銷 ， 降低了硬件復雜度和成本 。 其主要目的是擴展數據路徑并最大化吞吐量 ， 適用于以效率和擴展性為關鍵的部署場景 。 為滿足向后兼容要求 ， 每個捆綁組中至少需包含一個支持 68B 幀片的端口 。
內存維護增強CXL 4.0通過一系列提升系統彈性和運行時間的特性 ， 增強了內存的可靠性和可維護性 。
具體實現包括：引入先進的可糾正易失性內存錯誤報告機制 ， 在patrol scrub周期中實現更精細的錯誤檢測和事件生成；支持主機在設備啟動階段發起PPR操作 ， 允許在運行客戶工作負載前完成主動維護；此外 ， 內存冗余配置操作現在可在啟動階段執行或推遲至下一周期 ， 使管理員能夠在不影響系統可用性的前提下維持性能 。
想要獲取半導體產業的前沿洞見、技術速遞、趨勢解析 ， 關注我們！

    推薦閱讀