1. 首頁 > 生活百科 > >

老美一個會，芯片以后不用銅和硅了？

老美一個會，芯片以后不用銅和硅了？

文章圖片

老美一個會，芯片以后不用銅和硅了？

文章圖片

老美一個會，芯片以后不用銅和硅了？

文章圖片

老美一個會，芯片以后不用銅和硅了？

文章圖片

老美一個會，芯片以后不用銅和硅了？

文章圖片

老美一個會，芯片以后不用銅和硅了？


大家聽說過 IEDM 嗎？
不瞞大家說 ， 直到前兩天我收到了一封廣告郵件之后 ， 才知道美國在每年的 12 月還會舉行這么一個行業峰會 。。。
簡單來說 ， IEDM （ 國際電子器件大會 ，International Electron Devices Meeting ） ， 被譽為半導體領域的 “ 奧林匹克盛會 ”， 會匯集業界巨頭（ 英特爾、臺積電、三星、IBM 等 ）和各大頂尖高校 ， 坐在一起頭腦風暴 。

具體都風暴些啥呢？從晶體管結構、到互連材料 ， 業界巨頭和學者們不斷拋出新的思路 ， 嘗試挑戰物理的極限 ， 共同指明未來半導體行業的發展方向 。
也就是說 ， 芯片未來怎么發展 ， 很大程度上都得看這個會上都聊了啥 。
既然突然撞見了 ， 那托尼今天就帶大家理理最近的 IEDM 2025 上都有哪些新方向 ， 給大家聊聊芯片未來會怎么進化 。
首先 ， 最近兩年在 IEDM 上被反復提及的一個議題是 ， 芯片里頭的導體：銅要頂不住了 。
我們初中物理課上都學過 ， 在材料、長度和溫度一定時 ， 導線的電阻與橫截面積成反比 ， 簡單來說就是導線越細 ， 電阻越大 。

【老美一個會，芯片以后不用銅和硅了？】還是用經典的高速公路例子給大家解釋 ， 原本寬闊（ 導線粗 ）的路上六七輛車（ 電子 ） 隨便跑 ， 但一旦路變窄（ 導線細 ）了 ， 車（ 電子 ） 就跑不動了 。

所以芯片銅互連材料也是如此 ， 制程越先進電阻越高 ， 而且銅到了納米級別之后 ， 電子在狹窄的空間里動不動就會撞到邊界、拐彎、減速 ， 電阻會上升得比想象中快得多 。
這樣一來信號傳輸慢如蝸牛 ， 功耗還會爆炸 。
于是乎 ， 在近幾年的 IEDM 大會上 ， 電子行業的大佬們已經開始討論用釕金屬 （ Ru ） 去代替現有的銅作為互連材料 ， 而這回大家又圍繞著釕金屬提出了很多新的路子 。
釕單質長這樣

先給大家解釋一下 ， 為啥大家都看上了釕金屬呢？首先是因為在極細的線寬下 ， 釕的電阻對 “ 變細 ” 這件事兒沒那么敏感 ， 比銅更適合做細 。
其次是 ， 釕特別適合一種叫 ALD（ 原子層沉積 ） 的工藝 。 和傳統銅互連靠 “ 往里灌再刮平 ” 的電鍍工藝不同 ， ALD 工藝是一層一層地貼 ， 哪怕導電溝槽極度窄和深 ， 也能把釕均勻鋪好 。
最重要的一點是 ， 這種工藝還能讓釕內部的 “ 晶粒排列 ” 更整齊 ， 電子跑起來不容易被反復打斷 ——
就好比把原本坑坑洼洼、岔路很多的土路 ， 升級成了平整的柏油路 ， 電阻自然也就降下來了 。
這不在 IEDM 2025 會上 ， 來自三星的實驗結果表明 ， 在橫截面積只有 300 nm2 的超細互連線中 ， 采用這種工藝制造的釕線相比濺射工藝的釕線電阻降低了 46% 。

而且這次 imec （ 比利時微電子研究中心 ） 還展示了在 16 nm 間距下（ 可用于 A7， 即 0.7 nm 以下工藝 ）實現的兩層釕互連結構 ， 并在 300 mm 晶圓上取得了 95% 以上的良率 ， 這也說明了釕互聯可能真的要來了 。
解決了互連材料之后就萬事大吉了么？nonono ， 路修好了 ，“ 車 ” 也得聽指揮才行 ——
大家都知道 ， 芯片最底層的邏輯其實就兩種狀態 —— 通電 ， 或者不通電 。
晶體管通過柵極 （ 門 ）來控制電流的開與關 （ 1 和 0 ） 。 但問題是當晶體管小到一定程度的時候 ， 電子就開始胡來了 ， 即便是門關上了 ， 還是會有電子偷溜過去 。

電子這樣叛逆的后果是 ， 漏電上升、靜態功耗飆升、芯片發熱變嚴重 ， 為了溫度只能降頻、限功耗 ， 性能提升反倒功耗墻卡住了 ， 合著一來二去白忙活 。
所以說 IEDM 上提到的另一個重要議題 ， 就是用二維過渡金屬硫化物（ 2D TMDs ）去替代原本硅的溝道材料 。
托尼給大伙簡單解釋一下：以往的硅溝道 ， 因為溝道它比較厚 ， 正所謂天高皇帝遠 ， 柵極 （ 門 ）從上面指揮 ， 遠端的路通不通它就管不住了 ， 這底下就容易漏電 。
而以硫化鉬 MoS?、硒化鎢 WSe? 為代表的 2D TMDs 材料 ， 厚度只有幾層原子厚 ， 柵極控制起電子就手拿把掐 。

不過話說回來 ，2D TMDs 相比釕互聯來講還是有點遙遠 ， 目前更多的還是在原型研究階段 。
因為 2D TMDs 材料的生長工藝容易把柵極搞壞 ， 過于薄的材料后續也更容易翹邊 ， 還得解決低阻接觸等等問題 ， 后面要大規模量產還得再沉淀沉淀 。
除了以上這兩個比較新穎的知識 ， IEDM 還聊了一些老生常談的話題 ， 比如新的柵極堆疊方式 ， 也就是門結構 。
這個大家可能比較熟悉了 ， 過去的十幾年里我們從 FinFET （ 鰭式場效應晶體管 ）到 2nm 工藝的主流結構 GAA（ 環繞柵極 ） ， 晶體管密度不斷提高 。

但在最近幾年的 IEDM 上 ， 一個被越來越頻繁提起的新方向就是臺積電等巨頭反復押注的 CFET（互補場效應晶體管） 。
相比過去的晶體管密度橫向發展、在土地上建平房的方式 ，CFET 的思路 ， 則更像是平地起高樓 ， 通過垂直疊加晶體管的方式 ， 利用三維空間提高晶體管密度 。

但是具體的我們今天就不講了 ， 感興趣的小伙伴可以自己搜搜看 ， 畢竟 AI 工具現在都這么好用了 （ doge ） 。
今兒個雖然給大家絮絮叨叨聊了不少 ， 但這些技術討論也只是 IEDM 上的冰山一角 。。。
在每年的會議里 ， 有人研究材料 ， 有人研究工藝 ， 也有人反復推翻自己前面的結論 ， 再從頭來過 。 每一篇論文背后 ， 都有無數次失敗、爭論和推倒重來 ， 凝聚著工程師們的心血 。
而從更大的視角來看 ， 微電子行業本身 ， 就是人類不斷逼近極限、又不斷換路前行的縮影 。 也許大多數名字不會被記住 ， 但正是這群人一次次的頭腦風暴 ， 才讓整個世界一點點向前推進 。
某種意義上 ， 這就是屬于電子工程師的 “ 群星閃耀時 ”。

    推薦閱讀