1. 首頁 > 生活百科 > >

英偉達施壓存儲器廠商，探詢2026年16層HBM交貨可行性

text":"隨著人工智能（AI）算力需求的爆發式增長 ， 全球AI芯片龍頭英偉達（NVIDIA）正準備再次推高全球AI存儲器供應鏈的技術極限 。 根據市場消息來源 ， 英偉達已正式向主要供應商發出需求 ， 評估最早于2026年第四季交貨16層堆疊HBM的可行性 ， 迫使三星電子（Samsung Electronics）、SK海力士（SK hynix）與美光（Micron Technology）加速研發進程 ， 更提前開啟了下一代AI芯片的核心零件爭奪戰 。 根據韓國媒體報道 ， 目前市場焦點仍集中在12層堆疊HBM4的供應商認證與量產準備上 ， 預計12層堆疊的產品將于2026年初進入全面商業化階段 。 然而 ， 英偉達顯然不滿足于此 ， 近期已經在詢問下一代產品的狀況 。 雖然整個計劃尚未簽署正式合約 ， 但已引發供應商內部的開發時程重新規劃 ， 包括良率目標與初始產量設定 。 部分供應商預計 ， 相關的效能評估最快將于2026年第三季前展開 。 根據規格與時程的最終定案 ， 這款16層堆疊的產品目前可能仍被歸類為HBM4世代 ， 或者是HBM4E世代的范圍 。 韓國半導體工業協會執行副總裁、前SK海力士高層Ahn Ki-hyun指出 ， 英偉達對GPU的升級非常積極 ， 這使得HBM也必須以相同的節奏前進 。 如果存儲器效能跟不上 ， 即使是更高性能的GPU也會失去意義 。 事實上 ， 從12層推進到16層 ， 其關鍵并非只是簡單的層數堆疊而已 ， 而是半導體封裝技術的重大進步 。 Ahn Ki-hyun強調 ， 從12層到16層堆疊的轉換在技術上遠比8層到12層堆疊更為艱難 ， 許多情況下必須更換整個制程技術 。 以目前的規格來分析 ， 從12層堆疊推進到16層堆疊 ， 面臨的最大挑戰在于封裝高度與晶圓厚度上：封裝高度限制：全球半導體標準組織JEDEC將HBM4的封裝高度限制在775微米 ， 這為傳統堆疊方法留下的空間極其有限 。 晶圓厚度縮減：為了在有限的空間內堆疊更多芯片 ， 業界估計16層堆疊的HBM需要將晶圓厚度從目前12層堆疊設計的50微米 ， 進一步壓縮至30微米左右 。 以上這些物理限制使得封裝鍵合（Bonding）技術成為競爭的核心 。 目前 ， 三星與美光主要依賴熱壓鍵合（TCB）技術 ， 而SK海力士則采用其領先業界的批量回流模制底填（MR-MUF）技術 。 面對16層HBM的挑戰 ， 各大存儲器巨頭采取了截然不同的技術路徑 。 例如三星方面 ， 當前已經考慮在16層堆疊的產品中導入混合鍵合（Hybrid Bonding）技術 。 分析認為 ， 三星之所以選擇提前轉向混合鍵合 ， 是因為其在目前的黏合劑技術競爭中難以趕上對手 ， 希望借此新技術實現彎道超車 。 近期 ， 三星在英偉達的HBM4系統封裝（SiP）測試中已獲得正面的反饋 。 至于SK海力士方面 ， 正在調整其發展節奏 。 雖然該公司也正在開發混合鍵合作為備選 ， 但其戰略重點是盡可能延長其業界領先的MR-MUF技術的壽命 。 目前 ， SK海力士已建立HBM4量產框架 ， 并開始向英偉達提供有償樣品 。 最后在美光方面 ， 雖然在最新進展中較少被提及 ， 但美光仍與三星同樣依賴TCB技術 ， 并正努力在16層堆疊的競賽中保持競爭力 。 報道強調 ， 這場技術競賽的關鍵時間點將與英偉達下一代Rubin架構AI芯片的發表相關 ， 該產品預計于2026年下半年問世 。 據悉 ， 每顆Rubin架構AI芯片將配備多達8個HBM4芯片 ， 這將極大地拉動對高層數HBM的需求 。 不過 ， 盡管業界對16層堆疊的HBM4充滿期待 ， 但短期內市場重心仍將穩固在HBM3E 。 "

    推薦閱讀